文章来源：由「百度新聞」平台非商業用途取用"http://m.sohu.com/a/113389775_467791"

Intel對半導體工藝的進展預期按照摩爾定律的發展趨勢，晶體管的柵極間距每兩年會縮小0.7倍，在1971年推出的10μm處理器后，經歷了6μm、3μm、1μm、0.5μm、0.35μm、0.25μm、0.18μm、0.13μm、90nm、65nm、45nm、32nm、22nm還有現在最新的14nm，半導體工藝制程正在變得越來越小，而這樣做有什麼好處呢？優點之一：制程越小就能塞下更多的晶體管，成本下降CPU的生產是需要經過7個工序的，分別是：硅提純，切割晶圓，影印，蝕刻，重復、分層，封裝，測試，而當中的蝕刻工序是CPU生產的重要工作，也是重頭技術，簡單來說蝕刻就是用激光在硅晶圓制造晶體管的過程，蝕刻這個過程是由光完成的，所以用于蝕刻的光的波長就是該技術提升的關鍵，它影響著在硅晶圓上蝕刻的最小尺寸，也就是線寬。現在半導體工藝上所說的多少nm工藝其實是指線寬，也就是芯片上的最基本功能單位門電路的寬度，因為實際上門電路之間連線的寬度同門電路的寬度相同，所以線寬可以描述制造工藝。縮小線寬意味著晶體管可以做得更小、更密集，而且在相同的芯片復雜程度下可使用更小的晶圓，于是成本降低了。Intel不同制程工藝的成本、核心面積進化路線圖優點之二：頻率更高，電壓更低更先進半導體制造工藝另一個重要優點就是可以提升工作頻率，縮減元件之間的間距之后，晶體管之間的電容也會降低，晶體管的開關頻率也得以提升，從而整個芯片的工作頻率就上去了。另外晶體管的尺寸縮小會減低它們的內阻，所需導通電壓會降低，這代表著CPU的工作電壓會降低，所以我們看到每一款新CPU核心，其電壓較前一代產品都有相應降低。另外CPU的動態功耗損失是與電壓的平方成正比的，工作電壓的降低，可使它們的功率也大幅度減小。工藝升級的障礙：漏電流然而半導體工藝是不可能一直無下限的縮小制程的，漏電流這個問題是當中一個重要因素。在場效應晶體管的門與通道之間是有一層絕緣的二氧化硅的，作用就是防止漏電流的，這個絕緣層越厚絕緣作用越好，然而隨著工藝的發展，這個絕緣層的厚度被慢慢削減，原本僅數個原子層厚的二氧化硅絕緣層會變得更薄進而導致泄漏更多電流，隨后泄漏的電流又增加了芯片額外的功耗。傳統工藝制造的晶體管（左）與3D晶體管（右）模型對比，黑色部分就是絕緣層要解決漏電流這個問題，繼續沿用以往的工藝是不可能的，2007年Intel在45nm這個節點就引入了HKMG工藝，而在2011年Intel在22nm節點導入了3D晶體管也就是FinFET工藝，它們都可以有效降低漏電率。22nm3D晶體管比32nm工藝大大降低了漏電流在改善工藝的同時，科研人員很早就開始尋找新的半導體材料，包括砷化鎵、碳納米管甚至量子阱晶體管。2015年IBM及合作伙伴三星、GlobalFoundries率先展示了7nm工藝芯片，使用的就是硅鍺材料，使用這種材料的晶體管開關速度更快，功耗更低，而且密度更高，可以輕松實現200億晶體管，晶體管密度比目前的硅基半導體高出一個量級。工藝升級使功耗密度上升？另外在2012年Intel發布22nm工藝的IvyBridge時，大家都發現這款處理器比上一代SandyBridge溫度要高相當多，當時有個解釋就是IVB的核心面積下降而晶體管密度上升，因此功耗密度比SNB要高，而接觸面積的減少使得散熱效率降低，這聽上去很有道理但是導致IVB高溫的原因并不是這個。SNB上使用的一直是fluxlesssolder（無釬劑焊料），而IVB上改用了TIM膏（類似硅脂），這二者的導熱系數明顯不同，前者可達80WmK，而TIM膏只有5WmK，不少外媒對IVB處理器進行了開蓋測試，更換導熱系數更高的液態金屬散熱膏后溫度會下降15-20℃之多。所以更先進的工藝會使功耗密度上升這個未必是成立的。二、最新晶圓代工廠備戰情況說到7nm工藝，其實早在2105年藍色巨人攜測試版的7nm芯片強勢到來，據悉，相較10nm，使用7nm制程后的面積將所縮小近一半，但同時因為能容納更多的晶體管（200億+），效能也會提升50%，從而制造出世界上最強大的芯片。盡管是仍在測試階段，若能夠量產，無疑是令人振奮的消息。從國外報道了解到，由IBM研究院牽頭的合作伙伴GlobalFoundries，三星電子及紐約州立大學（SUNY）理工學院的納米科學和工程學院（SUNYPolyCNSE）共同協作，日前宣布已經制造出半導體行業首款配置功能性晶體管的7納米節點測試芯片。據悉，該項突破性成果，具備了在指甲蓋大小的芯片上放置200億只晶體管的能力。而芯片能夠為各種智能設備提供計算能力，小到智能手機，大到宇宙飛船。為了實現7納米技術能夠達到的更高性能、更低能耗和更強的擴展能力，由IBM研究院聯盟引領的全新半導體工藝和技術需要眾多的業界一流的創新技術，其中包括聞名遐邇的鍺化硅（SiGe）通道晶體管和極紫外線（EUV）光刻技術。將這款芯片發展成熟可能要依賴GlobalFoundries，這家工廠剛剛完成對IBM幾家工廠的收購。有IBM測試版的7nm芯片的誕生，各個晶圓代工廠更是在半導體工藝研發中絲毫不敢懈怠，不管是7nm還是10nm制程。據臺灣媒體報道，臺積電將獨攬蘋果下一代A11處理器大單，意味著臺積將電連續兩個制程擊敗三星。而近日也表示三星也有將全力進軍7nm奪回蘋果訂單，并且還有意爭取大陸IC設計廠代工訂單。1、臺積電：10nm完工7nm5nm瘋狂推進中臺積電日前舉行股東會議，雖然董事長張忠謀并沒有出席，不過兩大聯席CEO劉德音、魏哲家及CFO何麗梅都出席了會議，公布了TSMC公司Q2季度運營及技術發展情況，該公司調高了今年的資本支出到95-105億美元，高于Intel公司的90-100億美元，顯示對未來發展的看好。至于工藝進展，劉德音公布了TSMC的2020路線圖，認為EUV光刻工藝在2020年時能有效降低量產5nm工藝的成本，TSMC計劃在5nm節點上應用EUV工藝以提高密度、簡化工藝并降低成本。目前TSMC公司已經在7nm節點研發上使用了EUV工藝，實現了EUV掃描機、光罩及印刷的工藝集成。TSMC表示目前他們有4臺ASML公司的NX:3400光刻機在運行，2017年Q1季度還會再購買2臺。EUV是新一代半導體工藝突破的關鍵，但進展一直比較緩慢，至少比三星、TSMC兩家的嘴炮慢得多——早前TSMC宣稱在2016年的10nm節點就能用上EUV工藝，之后又說7nm節點量產EUV工藝，但現實情況并沒有這么樂觀，現在他們的說法也是2020年的5nm節點，跟Intel的預計差不多了。5nm還很遙遠，10nm及7nm還比較現實，TSMC表示他們的10nm工藝已經有三個客戶完成流片，雖然沒公布客戶名稱，但用得起10nm工藝的芯片也就是蘋果A10、聯發科X30（被海思、展訊刺激的聯發科在X30上爆發了）以及海思新一代麒麟處理器，流片的估計就是這三家了。TSMC表示今年底之前還會有更多客戶的10nm芯片流片，該工藝將在2017年Q1季度量產。至于7nm，TSMC表示他們已經提前256MbSRAM芯片，進展順利，CEO表示相信TSMC的7nm工藝在PPA密度、功耗及性能方面要比對手更出色，已經有高性能客戶預計在2017年上半年流片，正式量產則是在2018年。2、GlobalFoundries：聯手AMD共同進軍7nm今天，AMD又宣布與GF達成新的晶圓供應協議（WSA），一方面確認正在GF紐約州的Fab8工廠里制造14nmPolarisGPU、ZenCPU，并會繼續開發更多14nm產品，另一方面將會聯合進軍7nm。相比三星、TSMC，GlobalFoundries在制程工藝升級上一直走的磕磕絆絆，28nm工藝比別人晚，20nm工藝折騰之后最終取消，14nm節點上GlobalFoundries又放棄了自家研發的14nm-XM工藝，直接選擇了三星的14nmFinFET工藝授權，現在總算穩定下來了，已經為AMD代工了Polaris核心的新一代顯卡，年末的Zen處理器也會使用14nmLPP高性能工藝。14nm之后就是10nm工藝了，三星、TSMC及Intel已經決定上10nm了，GlobalFoundries在10nm工藝的進展上一直沒什麼消息，早前就有傳聞稱他們準備放棄該節點。GlobalFoundries此舉有他們自己的理由，Patton表示10nm工藝存活時間不會很長，而且沒什麼價值。這兩點說的也不算錯，因為10nm節點跟之前的20nm工藝一樣被認為是低功耗型工藝，屬于過渡工藝，而7nm工藝則是高性能工藝。不過深層次來說這可能跟GlobalFoundries自身實力有關，盡管他們說10nm工藝性能不夠好，但其他三家都上10nm工藝了，而且都有固定的大客戶，GlobalFoundries現在可沒這么多客戶支撐他們上10nm工藝，執意上10nm的代價太高了。GlobalFoundries把目標放在了7nm節點，因為7nm工藝相對來說升級更大，這是第一個突破10nm大限的工藝，而且很有可能會在該節點上大規模使用EUV工藝，意義重大。3、三星：10nm7nm制程輪流上線今年5月份，三星電子執行副總裁牽頭，親赴全球半導體微影技術設備制造商荷蘭ASML公司總部，準備投資至少數百萬美元，采購最新的EUV極紫外光刻設備，主要用于接下來的7nm工藝制程。這些采購來的EUV極紫外光刻設備，將最快于2017上半年安裝到三星的芯片生產線上，該設備可以發出13.5nm波長的紫外光，照射出更加細致的紋理。三星官方曾表示，盡管進程有所延誤，但三星依然會是第一個量產10nm制程芯片的廠商，首個大客戶就是高通，未來將使用該工藝為高通打造全新的旗艦級驍龍處理器。此后，三星將全力在7nm工藝節點上，從臺積電手中奪回蘋果的代工訂單。韓國半導體代工廠三星近日（8月31日）在上海舉辦技術論壇，希望爭取大陸IC設計廠代工訂單，這意味著繼臺積電和Intel之后又一家代工廠看重大陸客戶的擁有先進工藝的半導體代工廠，其預計今年底10nm可以投入量產，將采用最先進的極紫外光（EUV）微影技術7nm制程也將向大陸芯片設計企業開放。三星也在技術論壇中說明先進制程布局，包括今年底可望開始進行10納米投片，但將跳過采用浸潤式微影技術的7納米，直接推出采用EUV微影技術的7納米，預計至2018年底EUV技術可在250W光源下每天生產1，500片晶圓。三星認為，7納米采用EUV可以擁有更好的成本架構，有助于爭取先進制程晶圓代工訂單。4、Intel：10nm工藝性能可望超越其他晶圓代工廠近期英特爾（Intel）透露，其10納米工藝性能可望超越其他晶圓代工廠，并將為包括樂金電子（LGElectronics）在內的廠商生產ARM核心手機芯片；為此Intel與ARM的Artisan物理層IP部門合作，推出采用ARM的64位核心之10納米工藝參考設計。上述新消息是Intel在近日于美國舊金山舉行的該公司年度技術論壇IDF（IntelDeveloperForum）期間發布，顯示這家處理器巨擘正持續強化其半導體工藝技術能力，并凸顯了該公司需要透過剛起步的晶圓代工業務來充分參與手機市場。Intel的10納米工藝節點仍在開發階段，將可達到54納米的閘極間距（gatepitch）；Intel制造部門資深院士MarkBohr表示：“這會是數年來所有半導體業者可量產之技術中，閘極間距最緊密的；”他指出，Intel的10納米與7納米工藝將繼續朝向提供更高密度芯片以及更低晶體管單位成本的趨勢發展。總結：半導體工藝是決定各種集成電路性能、功耗的關鍵，先進工藝帶來的兩大好處——晶體管密度提升從而降低了成本，其次就是晶體管頻率提高，性能提升而功耗降低。但是半導體工藝發展到現在已經接近10nm，再往下工藝升級的困難越來越大，科技公司迫切需要尋找新的材料、技術來突破障礙。在這一點上，Intel已經表達了他們的自信，表示7nm節點上公司將重回摩爾定律正軌，保持2年升級一次工藝的節奏。

關鍵字標籤：Dicing tape